首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > verilogHDL编写的并串转换模块

verilogHDL编写的并串转换模块

  • 资源大小:210 K
  • 上传时间:2023-05-27
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: verilogHDL 编写 转换模块

资 源 简 介

verilogHDL编写的并串转换模块,在ISE软件中仿真过,可综合,绝对是正确的

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.155924s