首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 十六进制七段数码显示器的Verilog设计

十六进制七段数码显示器的Verilog设计

资 源 简 介

学习7段数码显示译码器、十六进制计数器以及顶层连接模块的Verilog设计; 2、掌握组合逻辑,时序逻辑以及用例化语句实现顶层模块的Verilog设计方法; 3、熟悉QuartusⅡ的整个设计流程,仿真方法,引脚锁定,下载及测试方法。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.186470s