首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于FPGA的数字稳定校正单元的实现

基于FPGA的数字稳定校正单元的实现

  • 资源大小:980 K
  • 上传时间:2024-04-06
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: FPGA 数字稳定校正

资 源 简 介

  为了实现对非相干雷达的接收相参处理,基于数字稳定校正(DSU)的原理,采用ALTERA公司的StratixⅡ系列芯片和VHDL编程语言,设计了一种基于FPGA的DSU硬件实现方法。实验结果表明基于FPGA的DSU方法可以提高程序的执行效率和系统的实时性,可实现非相参雷达的相参化功能。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
0.170742s