首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于FPGA的数字三相锁相环的优化设计

基于FPGA的数字三相锁相环的优化设计

  • 资源大小:308 K
  • 上传时间:2024-04-09
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: FPGA 数字 三相 优化设计

资 源 简 介

数字三相锁相环中含有大量乘法运算和三角函数运算,占用大量的硬件逻辑资源。为此,提出一种数字三相锁相环的优化实现方案,利用乘法模块复用和CORDIC算法实现三角函数运算,并用Verilog HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明,优化后的数字三相锁相环大大节省了FPGA的资源,并能快速、准确地锁定相位,具有良好的性能。

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP