首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > 其他 > 基于FPGA的10M/100M以太网控制器的设计

基于FPGA的10M/100M以太网控制器的设计

  • 资源大小:280 K
  • 上传时间:2024-04-30
  • 下载次数:0次
  • 浏览次数:1次
  • 资源积分:1积分
  • 标      签: FPGA 100 10 以太网控制器

资 源 简 介

介绍了一种10M/ 100M 以太网控制器的实现方法,该控制器以FIFO 作为帧缓存,通过程序设计实现10M/ 100M 自适应,设计中采用WS 接口,提高了设计的灵活行,可以实现与其他SOC 的互连[1 ] ,该设计采用VerilogHDL 硬件描述语言编程,基于ISE 开发环境,在Xilinx 公司的Spartan2 Ⅲ系列FPGA XC3S1000242FT256C 上实现。关键词:以太网MAC;10M/ 100M; FPGA ;VerilogHDL

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP