首页| JavaScript| HTML/CSS| Matlab| PHP| Python| Java| C/C++/VC++| C#| ASP| 其他|
购买积分 购买会员 激活码充值

您现在的位置是:虫虫源码 > C/C++/VC++ > 行为的Verilog HDL模拟器

行为的Verilog HDL模拟器

资 源 简 介

Verilog Behavioral Simulator (VBS): Interpreted hardware simulator Verilog Hardware Description Language Behavioral design descriptions only Scripting language support through SWIG Implemented with portable C/C++ Optional support for a Verilog pre-processor (VBPP)

文 件 列 表

vbs-1.4.0
CHANGELOG
BUGS
EXAMPLES
CHANGELOG1
CONTRIBUTORS
COPYING-2.0
COPYRIGHT
FAQ
README
vbs.txt
src
unsupported

相 关 资 源

您 可 能 感 兴 趣 的

同 类 别 推 荐

VIP VIP
  • WYG 1天前 成为了本站会员

  • Shine 1天前 成为了本站会员

  • 柳贻 1天前 成为了本站会员

  • hallelujah_HL 1天前 成为了本站会员

  • 焦昱贺 1天前 成为了本站会员

  • Rubin 1天前 成为了本站会员

  • Li 2天前 成为了本站会员

  • bigfatcat1977 3天前 成为了本站会员

  • just4down 3天前 成为了本站会员

  • shallow 3天前 成为了本站会员

0.200068s